現(xiàn)貨庫存,2小時發(fā)貨,提供寄樣和解決方案
熱搜關(guān)鍵詞:
近日,據(jù)朝鮮日報報道,三星電子的存儲業(yè)務部門(DS部門)已經(jīng)完成了HBM4內(nèi)存邏輯芯片的設(shè)計,并交由Foundry業(yè)務部采用4nm工藝進行試產(chǎn)。面對在HBM3E市場落后于SK海力士的局面,三星正計劃通過采用更先進的工藝技術(shù),以最大限度地提高HBM4的性能和競爭力。
HBM4相較于前一代產(chǎn)品,在設(shè)計和技術(shù)上實現(xiàn)了顯著的優(yōu)化和創(chuàng)新。最引人注目的變化之一是其底部邏輯芯片的制造方式。不同于HBM3E僅依賴于內(nèi)存制造商自身的工藝,HBM4的邏輯芯片將采用代工工藝,這意味著三星需要與邏輯晶圓廠合作,以便支持更多的信號引腳、更大的數(shù)據(jù)帶寬以及客戶定制功能。例如,SK海力士已決定采用臺積電的5nm工藝來生產(chǎn)HBM4的邏輯芯片,并允許客戶集成專有IP,從而增強產(chǎn)品的性能和定制化能力。
HBM4不僅提升了堆疊層數(shù)從12層增加到16層,進一步增加了容量和帶寬,還在邏輯芯片中集成了系統(tǒng)半導體功能,如低功耗特性等,以更好地滿足特定應用場景的需求。此外,針對發(fā)熱問題——這是HBM技術(shù)面臨的最大挑戰(zhàn)之一,三星電子正在大規(guī)模應用4nm工藝,旨在提高整體性能的同時改善散熱效果。
為了追趕競爭對手并重獲市場份額,三星電子調(diào)整了其HBM產(chǎn)品的開發(fā)策略。除了采用先進的4nm工藝外,三星還計劃在其HBM4產(chǎn)品中使用第六代(c)10nm DRAM芯片進行堆疊,而SK海力士目前仍在使用第五代(b)10nm DRAM。隨著DRAM工藝的進步,這種轉(zhuǎn)變不僅能縮小尺寸,還能提升性能和能效。
值得注意的是,三星電子正在探索一種新的堆疊方法——混合鍵合技術(shù),它通過銅直接連接芯片,而非傳統(tǒng)的“凸塊”方式,這不僅可以減小尺寸,還可以提高性能。同時,三星還采用了“先進的熱壓非導電粘合膜(TC-NCF)技術(shù)”,每次堆疊時都會放置薄膜狀材料,最多可以堆疊12層HBM產(chǎn)品。
一位行業(yè)專家評論說:“三星電子在代工工藝方面取得了快速進展,”他補充道,“由于之前幾代產(chǎn)品落后,我們現(xiàn)在正加緊推進HBM4項目,以更快地響應客戶的樣品測試和改進建議。”